发布日期：2024-12-02 13:31 点击次数：163
近二十年来，东说念主们还是涌现地意识到，受摩尔定律启发的纯尺寸缩放不再是预测 CMOS 本事节点演进的唯独主义。第一个迹象出当今 2005 年附近，其时固定功率下的节点到节点性能雠校（称为 Dennard 缩放）运转放缓。缓缓地，半导体行业运转用其他本事改造来补充以光刻为中心的缩放，以保捏性能-功率-面积-老本上风：晶体管级的材料和架构探索、法子单位级的规画本事协同优化以及由 3D 集成本事终了的系统本事协同优化。
在晶体管层面，由于尺寸缩小而导致的性能下落源于短沟说念自得。栅极长度大幅减少和导电沟说念裁减的结合导致走电流增多，即使栅极上莫得施加电压亦然如斯。相似，源极和漏极对缩小沟说念区域的影响也急剧增多。
这些短沟说念效应推动了芯片行业从平面 MOSFET 过渡到 FinFET，最近又过渡到用于高性能计较行使的全栅 (GAA) 纳米片晶体管。这些架构改造使栅极约略再行得回对传导通说念的静电戒指。纳米片晶体管系列有望在与法子单位级改造相结合的情况下，以至少三代本事陆续逻辑缩放途径图。其中包括先进的互连和中线决策以及后头供电集合 (BSPDN) 的引入。
互补 FET （complementary FET）或 CFET 将成为下一个游戏法例改变者，通过将 n 和 p 沟说念堆叠在一说念，不错进一步减少面积。Imec 预测将从 A7 节点运转引入它，将 imec 本事途径图至少蔓延到 A3 代。就像在 GAA 纳米片晶体管中一样，栅极（当今为 n 和 p 所共有）十足包裹在 Si 沟说念周围和之间，确保最猛进程的静电戒指。
2D材料初学
但最终，即使在 CFET 晶体管时间，短过说念效应也会再次使进一步的缩放变得复杂。晶体管栅极和通说念长度的持续减少需要更薄的半导体沟说念来截止电流流动的旅途，从而截止器件关闭时电荷载流子泄漏的契机。要将 CFET 晶体管移至传导通说念长度低于 10nm 的 A2 晶体管本事节点，Si 沟说念的厚度也应缩小到 10nm 以下。但在如斯薄的 Si 沟说念中，电荷载流子的迁徙率和晶体管的导通电流运转急剧下落。
这恰是 2D 半导体（尤其是过渡金属二硫属化物 (MX2)）提供契机的场所（图 1）。在这些半导体中，原子摆设在层状晶体中，单层厚度仅为 ~0.7nm，从而允许相配薄的沟说念。此外，它们有望保捏相对较高的载流子迁徙率，而与沟说念厚度无关。这使得最终的栅极和沟说念长度缩放成为可能，而无需追念短沟说念效应。
先进节点中的 2D 材料集成：挑战
2D 沟说念材料在最终缩末节点上所能终了的重大性能飞跃引起了主要芯片制造商和该领域学术首领的酷爱。令东说念主饱读动的是，他们还是运转在研发上插足多量资金，以克服在首先进节点中引入 2D 材料的遏止。2D 材料集成如实带来了一系列挑战，增多了 A2 节点引入的老本和集成使命量。
起原在2D 材料的千里积方面，存在千里积 2D 材料层的挑战。关于需要高性能开导的行使，不错顺从两种主要途径：(1) 在标的基板上顺利滋长 2D 材料，(2) 在“滋长基板”上滋长，然后将该层转换到标的基板。
2D 材料的顺利滋长通常需要特定的基底，何况需要在高温（~1000°C）下进行。如果需要与工业兼容的工艺和材料，则滋长基底可能不稳当诱导高结晶度——这会诽谤薄膜的性能。尽管如斯，顺利滋长不错提供保形性、晶圆级袒护率和与工业工艺的兼容性。
在第二种方法中，滋长不错在外来的“理念念”衬底（如蓝对峙）上进行，从而故意于高性能薄膜的生成和随后转换到标的晶圆上。转换自身不错在比顺利滋长情况低得多的温度下进行（约 300°C）。但是，转换引起的工艺方法数目的增多可能会影响芯片制造工艺的老本和良率。
第二个挑战事关栅极堆叠集成，具体波及栅极堆叠集成和电介质千里积。具有调侃意味的是，2D 材料不错作念得如斯薄的原因亦然使电介质千里积复杂化的原因。组成 2D 材料的各层通过相配弱的范德华 (vdW) 力垂直地互相结合，使名义大部分钝化 - 莫得任何悬空键。这对在 Si 上效果很好的千里积本事的使用提倡了挑战，包括依赖于与名义悬空键互相作用的原子层千里积 (ALD)（图 2）。
连年来，imec 和起原的芯片制造商取得了精良的发达，并已展示了具有集成栅极堆栈的 n 型纳米片 2D 沟说念——尽管主淌若在基于试验室的开导上。
低电阻源/漏战争
第三个主要挑战是低电阻源/漏战争的造成。关于 Si，源/漏战争是通过将金属与源/漏区战争而造成的，在界面处造成肖特基势垒。然后不错通过隧穿将电荷载流子注入源极。为了确保低电阻源/漏战争，行使了两种要道本事：(1) 源/漏区重掺杂；(2) 硅化物的造成。但是，这些使能本事很难在薄层 2D 材料上终了，这促使商量东说念主员探索替代经管决策。
2D 材料的掺杂 2D 材料的掺杂不仅关于得回低电阻战争至关伏击。它亦然拯救沟说念中的阈值电压 (Vth) 和诽谤走访电阻所必需的。与 3D 材料不同，使用传统离子束注入对 2D 材料进行替代掺杂会大大诽谤材料的传输特质。由于其极薄的性质，即使替换晶格中的一个原子对 2D 材料的影响也比 3D 材料大得多。其他掺杂本事正在探索中（举例静电掺杂或名义掺杂），但仍然莫得明确的经管决策。
p 型和 n 型 FET CMOS 本事行使依赖于 n 型和 p 型 FET 的组合。在法子 CMOS 本事中，Si 用于造成两种类型的 FET。但迄今为止尚未发现任何 2D 材料不错终了这少许：用于 n 型（举例 MoS2）的最好材料不是用于 p 型 FET 的最好材料（WSe2 最有出路）。
晶圆厂集成以及对提高可靠性和可变性的需求终末，直到最近，商量主要在试验室中进行，在那边不错在厘米级的试样上得回“hero”开导。但是，需要付出重大的开发用功才智将这些工艺升迁到工业范围，与 300 毫米晶圆集成兼容。同期，需要提高可靠性并大大诽谤可变性。
在性能较低的开导中引入 2D 材料
当起原的芯片制造商和大学团体正在寻求在首先进的 CFET 架构的传导通说念中引入 2D 材料的经管决策时，imec 却选拔了不同的神气——这是由很多集成挑战和预期老本所驱动的。
为了减少引入 2D 材料的使命量和预期老本，imec选拔将它们分阶段引入不太先进的节点和性能较低的开导中。imec运转将模块开发和 300 毫米晶圆工艺开发重心放在平面 2D 开导上。当需要将它们集成到相配复杂的 CFET 架构中时，ag百家乐下载咱们不错依靠咱们所学到的常识。
2D 材料将还是引入 300 毫米晶圆厂，经管决策将准备好用于电介质千里积和源/漏战争造成，何况将探索提高可靠性和可变性的途径。底下将更驻守地刻画 imec 的方法。
A7 本事节点中的平面 2D nPFET
Imec 正死力于在 imec 逻辑本事途径图的 A7 节点中起原引入基于 2D MX2 的开导（图 3）。在将来这一代本事中，具有 Si 沟说念的 CFET 将组成高性能逻辑 CMOS，电源将通过 BSPDN 路由到这些逻辑开导，终末一级缓存存储器可能通过先进的 3D 集成本事联结到逻辑 CMOS。平面 2D MX2 开导的契机是外围开导，位于后端分娩线 (BEOL) 以致晶圆的后头。念念念念低压差稳压器 (LDO) 和较低性能的电源开关，它们洞开（和关闭）逻辑 CMOS 开导块。
imec 商量东说念主员的模拟标明，具有 MX2 通说念的平面 nMOS 开导相配有长进，稳当此类行使。在晶圆后头或 BEOL 中，将有更多空间可用于终了它们。因此，与（爽气的）正面临应物比拟，它们的占用空间不错放宽，从而为更大的平面开导架构（n 型或 p 型）留出空间。关于这些行使，层转换是首选的千里积本事：BEOL 和后头处理齐将可用的温度预算截止在 400°C 以下，以免诽谤正面已有开导的性能。在这些低温下（以工业兼容的神气）顺利滋长 2D 材料具有挑战性，因为它可能会导致质料差的层。
A3 节点中的平面 2D n 和 pFET ，将材料插入 imec A3 本事节点的开发使命也正在进行中。在这里，imec 预测将正经过渡到 CMOS 2.0 - 这是一种范式调度，它允许通过将混书册成引入计较片上系统 (SoC) 来开释摩尔定律的后劲。它通过将 SoC 再行分袂为不同的功能层（借助 STCO）并使用先进的 3D 互连和后头本事再行联结它们来终了这少许。无需为 SoC 的每个功能部分使用首先进的节点，而是不错使用最合适其不休条目的本事选项来构立功能层（图 4）。需要极点开导密度的层（举例，密集逻辑）将由最具范围的本事（即 CFET）组成。
CMOS 2.0 允许在 SoC 的不同层中顺利引入 2D 材料。举例，电源开关手脚晶圆后头有源互连的一部分，或平面 MX2 开导手脚内存层的一部分。
基于 2D 的 GAA 纳米片和 CFET 上述开发是在 300 毫米洁净室内进行的，与此同期，imec 也在探索在 GAA 纳米片晶体管中引入 2D 材料手脚导电沟说念。这些商量是在试验室范围上进行的，但如实使用了与晶圆厂兼容的用具和工艺。这些商量的主义是经管 2D 材料集成对纳米片特定模块的影响，这将与恒久的 CFET 计划。探究一下纳米片沟说念开释（即去除断送层以造成纳米片沟说念）、里面断绝层造成和替换金属栅极集成方法。
在性能较低的平面 MX2 FET 上得回的教养：层转换、pFET 集成和可靠性提高。
300mm 模板化（templated growth）滋长和层转换：终了均匀、高质料 2D 单层的可行途径 2D 材料的模板化滋长和层转换是一种酷爱的方法，不错在低于 400°C 的温度下在 300mm 标的晶圆上千里积高质料的 2D 材料层。通过模板化滋长，使用预界说的“模板化”基板（举例蓝对峙）将 2D 材料的滋长招引到一个单晶取向。之后，需要将横跨悉数 300mm 晶圆名义的超薄层转换到标的晶圆上，而不会断裂。
在 2024 VLSI 上，imec 展示了 300 毫米 MX2 干式转换工艺经由（图 5），初度终涌现可重叠的工艺，在晶圆上具有出色的均匀性（>99.5% 的阵势良率）。此外，与其他层转换方法比拟，症结数目昭彰减少。得回这些冲破性后果的要道是在高性能键合时刻使用键合前沿激发，并在开释临时载体时刻使用光子脱键。键合前沿激发基于起原在晶圆中心施加键协力，然后向角落传播。这些本事被解说不错收缩闲逸造成，提高键合均匀性，何况险些不会产生残留物。
这使得层转换成为 2D 材料千里积的可行选拔。所提倡的工艺经由使用芯片行业家喻户晓的 300 毫米兼容制造方法 - 在 3D SoC 和芯片集成的布景下。
层转换行使于试验室 GAA 纳米片：精良的层一致性和质料 imec 团队将从平面开导上的层转换中得回的教养行使于 GAA 纳米片测试用具。完了自满，试验室 MX2 nFET 具有出色的一致性、均匀性和层质料。层转换是一种酷爱的纳米片通说念造成方法（因此，也适用于 CFET），最好在低于 600°C 的温度下进行。
另外，imec 探索在较低温度下顺利滋长 2D 材料，唯独在较小的采选区域千里积时才智终了优质层。
至于用于基于 2D 的平面 pFET 的 300 毫米集成平台。到目下为止，大多数集成使命齐是在 n 型开导上进行的。在 IEDM 2023 上，imec 与英特尔融合，初度展示了 300 毫米集成平面 WSe2 pFET 晶体管，使用与 MoS2 nFET 访佛的工艺经由 。这些团队还对晶粒尺寸对开导性能和可靠性的影响进行了领会的分析。
提高可靠性和可变性的途径 前几年，imec 和维也纳本事大学 (Tibor Grasser 教养的团队) 在量化基于 2D 材料的开导的可靠性和可变性方面取得了发达。他们商量了二维层厚度、晶粒尺寸和取向以及二维滋长模板等对 300 毫米集成 MX2 平面器件性能的影响。他们还约略找出可靠性和可变性问题的根蒂原因，目下正在用功寻找经管决策。
应酬剩余挑战：共同用功
尽管天下各地的各式商量小组齐取得了重大的高出，但仍需要取得一些冲破，以弥合先进节点遍及量制造的差距。Imec 合计，与晶圆厂兼容的源极/漏极战争造成、可控掺杂以及 MX2 器件中 CMOS 的终了（即，将 p 型和 n 型 FET 集成在一说念）是将来最要道的遏止。经管这些问题需要共同用功，包括行业首领、大学团体和商量机构以及用具开发东说念主员。
跟着这些问题的经管，2D 材料的长进一派光明。它们不仅甘心从 A7 运转鼓吹逻辑膨大途径图，而且它们的特质还允许将行使领域膨大到逻辑以外。收货于其极低的关态电流，它们自满出镶嵌式 DRAM 行使的后劲——可能从 A7 节点运转。此外ag真人多台百家乐的平台官网，“名义状”二维材料的传输特质相配容易受到侵略，这使得它们相配稳当概率计较以致机器学习行使。
